Вы здесь

IP-ядро цифровой обработки для фильтрации аналоговых сигналов на базе FPGA

Благодаря экспертизе в разработке FPGA и многолетнему опыту работы в сфере цифровой обработки сигналов, нашей командой было реализовало IP-ядро цифровой обработки для фильтрации аналоговых сигналов. Модуль содержит набор конфигурируемых фильтров нижних и верхних частот (ФНЧ и ФВЧ), построенных по принципу многоскоростных систем, а также интеграторов. 

Отличительной особенностью данного модуля является обеспечение перестраиваемой в широких пределах частоты среза (от долей Гц до сотен кГц) при сохранении исходной частоты сэмплирования. Для обеспечения корректной работы и синхронизации фильтров применяется задержка сигнала, реализованная через внешнюю оперативную память. 

Проект был реализован с использованием методологии модельно-ориентированного проектирования (МОП). Расчет характеристик фильтров и верификация работы модуля цифровой обработки сигналов (ЦОС) произведены в Simulink. Кроме того, благодаря продукту семейства MATLAB и Simulink HDL Coder был получен RTL-код компонентов модуля. Для оптимизации количества требуемых ресурсов активно применены техники разделения ресурсов (умножителей и сумматоров).

Читайте больше статей по теме: Promwad разрабатывает FPGA и устройства для телекома на базе MATLAB & Simulink

Как мы сократили срок разработки спутникового модема в 4 раза с MATLAB и Simulink